某探测器测试与信号处理系统的PCM信息采集

PCM遥测系统是一种常用的遥测设备，它可以采集多路数据并进行通信传输和数据处理，其多路数据采集设备就是采编器。采编器主要用于控制采集各个数据通道数据的时序，并加上帧同步码以形成一定格式的数据，再进行并/串转换形成串行数据流送到调制设备供传送。图1是一个典型的PCM帧格式示意图。

2 信息采集系统的硬件实现

2.1 信息采集系统的构成原理

基本信息采集系统的结构如图2所示。其核心部件是帧格式形成器(有ROM和CPU两类)，该形成器一方面按时序向各个部件发出采集命令和地址码，另一方面收集各种数据并加上同步码组和其它信息码组，从而形成便于传送的数据帧格式。本设计直接用DSP实现其功能。

图2中的多路模拟门(俗称交换子)选用两个16选1的ADG426芯片进行组合设计，以构成符合要求的多路传输门。帧格式形成器送来的地址码作为开关控制信号。前置放大电路选用低噪声放大器，来保证系统对微弱信号的无失真放大测量。放大器的作用是为输入端提供高输入阻抗，以尽量减少参量误差，同时为信号提供足够的放大倍数，使被测信号最大值达到A/D满刻度电平。由于模拟信号的输入电平规定为0～5V，因此，测量交流信号时，应将中心值抬高+2.5V，使用AD9240可以很容易地满足其要求。

多路数字参量先在接口中等待，当相应采样时隙到来时才将外来数字量同步插入数据帧格式。时分制遥测信号的同步和时隙关系是很严格的，一旦根据传送信号和使用要求确定了码速率和帧格式后，所有时隙格式和同步关系就固定下来了。对于外来的带同步标志的整个码组数据块(不是可拆的字)，PCM帧格式可以用窗口来接收。将外来数据块“堆叠”在主PCM帧格式窗口位置之中称为异步嵌入格式。执行时，接收端先按照主PCM同步标志找到窗口位置，再由外来数据的群同步标志码组得到该数据块的组成规律。显然，一个PCM全帧可开多个窗口。数据记录仪的重放数据就可用这种异步格式嵌入到PCM帧格式中传输。

2.2 器件选择

ADG426是具有十六输入和一个公共输出的单片CMOS模拟选择器，可用作系统中的模拟交换门。可通过4位二进制地址码A0、A1、A2和A3来决定选择哪一路。 ADG426有芯片级(单片级)地址和控制阀门，很容易与微处理器接口。

ADG426采用增强型LC2MOS工艺，具有低功耗、高开关速度和低阻抗的特点。低功耗对电池供电系统是很实用的。当处于开通状态时，每个通道可以相等地传导两个方向的数据，而且还有一个超出电源范围的输入信号。当处于断路状态时，高出电源范围的信号电平将被阻塞。当转变通道的瞬间，在所有的通道转变之前的一瞬间，它们都呈断开状态。在设计中，当转变是数字输入时，其固有特性是由最小瞬时状态的低电荷注入的。

A/D转换器选用采样率为10MSPS的14位AD9240。AD9240带有高性能低噪声的取样保持放大器和可编程电压基准。同时也可以选择外部参考电压，以满足使用中对直流精度和温度漂移的需求。该器件采用多级差分流水线结构，并有数字输出误差校正逻辑，因而可以保证在整个温度范围内无失码。AD9240的输入有很高的灵活性? 可为图像、通信、医疗和数字采集系统提供便捷的接口。其实时差分输入结构可提供单端输入和差分输入接口。取样保持放大器?SHA也同样适用于多路复用系统，该系统在连续的通道中可转换满刻度电平，甚至可对单通道输入频率超过 Nyquist速率的信号进行采样。AD9240在差分输入模式中，其SHA能达到优良的动态特性，并可超过额定的5MHz Nyquist 频率。采用单时钟输入来控制所有的内部转换周期。数据输出采用直接二进制输出格式。超出转换范围时，可用OTR信号指示溢出，该信号同时还可判断结果是高位溢出还是低位溢出。

AD9240的转换时钟5MHz，每4次转换只取一个有效数据，故可用1.25MHz时钟作DMAR。通过DMAR信号读取前四个周期中第二次转换的有效数据，可以避免ADG426选择器120ns开关时间的影响。

AD9240转换器内带2.5V参考电压，可采用单端直接耦合方式把信号输入到AD9240中。数据锁存则由CPLD完成。锁存时钟与DSP的DMAR同周期，也就是说：CPLD锁存后，可以马上通过DMA方式输入到DSP。

TigerSHARC DSP芯片ADSP-TS101是一款高性能的静态超标量处理器，专为大信号处理任务和通信结构进行优化。该处理器将非常宽的存储带宽和双运算模块组合在一起，从而建立了数字信号处理器性能的新标准。其主要性能有：

●指令执行速度300MHz，指令周期3.3ns。

●片内有6M位SRAM，分为三个模块，每个模块均通过单独的地址总线和数据总线相连，故可以同时进行访问。核内有双运算模块，每个运算模块都包含一个ALU、一个乘法器、一个移位器和一个寄存器组。核内有双整数ALU，可提供数据寻址和指针操作功能。

●I/O部分含14个DMA通道、4个链路口和SDRAM控制器等，片上仲裁系统还可构成8个Tiger SHARC DSP共享总线无缝连接的多处理器系统。

ADSP-TS101有三套独立的地址总线和数据总线。内部数据总线宽度扩展为128位，外部数据总线宽度可扩展为64位。

ADSP-TS101的综合处理能力非常优异。其峰值运算能力可达1600M Flops/s，1024点复数FFT仅需32.78μs，外部总线的数据传输速率可达800Mbytes/s。每个链路口的数据传输速率为250 Mbytes/s。

2.3 时序关系及部分硬件电路

通过时钟的上升沿锁存时，其时序关系如图3所示。图4所示是该系统的部分硬件原理图。设计时还用到了Altera公司CPLD系列中的EPM7128。

图4 原理框图